

(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-142746

(43)公開日 平成5年(1993)6月11日

(51)Int.Cl. <sup>5</sup>	識別記号	序内整理番号	F I	技術表示箇所
G 03 F 1/08	A	7369-2H		
1/00	B	7369-2H		
9/00	H	7818-2H		
		7352-4M	H 01 L 21/ 30	3 0 1 P
		7352-4M		3 1 1 M

審査請求 未請求 請求項の数5(全5頁) 最終頁に続く

(21)出願番号 特願平3-303412

(22)出願日 平成3年(1991)11月19日

(71)出願人 000002897

大日本印刷株式会社

東京都新宿区市谷加賀町一丁目1番1号

(72)発明者 野口 茂

東京都新宿区市谷加賀町一丁目1番1号大  
日本印刷株式会社内

(72)発明者 篠田俊記

東京都新宿区市谷加賀町一丁目1番1号大  
日本印刷株式会社内


(74)代理人 弁理士 菊澤 弘 (外7名)

(54)【発明の名称】アライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版

## (57)【要約】

【目的】アライメントパターンを有するパターン版において、アライメントパターンと本パターンの位置関係が精度良く、本パターンの歪みが少なく描画できる描画方法。

【構成】レチクルパターン、シャドウマスクパターン等の本パターンBとアライメントパターンA1、A2、A3を有するパターン版を描画する際、予め基板1に最終製品のアライメントパターンA1、A2、A3を形成しておき、基板1に感光層2を塗布し、次いで、基板1のアライメントパターンA1、A2、A3の位置を読み取り、その位置に対して描画ビームの相対位置を制御しながら本パターンBを描画する。



## 【特許請求の範囲】

【請求項1】レチクルパターン、シャドウマスクパターン等の本パターンとアライメントパターンを有するパターン版の描画方法において、予め基板に最終製品のアライメントパターンを形成しておき、基板に感光層を塗布し、次いで、基板のアライメントパターンの位置を読み取り、その位置に対して描画ビームの相対位置を制御しながら本パターンを描画することを特徴とするアライメントパターンを有するパターン版の描画方法。

【請求項2】光学的露光装置を用い、前記アライメントパターンの位置読み取りを、本パターン描画用光ビームとは異なる別の光ビームにより行うことを特徴とする請求項1記載のアライメントパターンを有するパターン版の描画方法。

【請求項3】前記感光層としてi線レジストを用い、本パターン描画用光ビームとしてi線光を用い、アライメントパターン位置読み取り光ビームとしてYAGレーザ光を用いることを特徴とする請求項2記載のアライメントパターンを有するパターン版の描画方法。

【請求項4】電子線露光装置を用い、前記アライメントパターンの位置読み取りと本パターンの描画を同一の電子線ビームにより行い、アライメントパターン位置読み取り時に電子線ビームの強度を弱めるようにすることを特徴とする請求項1記載のアライメントパターンを有するパターン版の描画方法。

【請求項5】請求項1から4の何れか1項記載の描画方法によって描画されたアライメントパターンを有するパターン版。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】本発明は、位置合わせ用のアライメントパターン（マーク）を有するパターン版の製造方法に関し、特に、ウエーハやマスタマスク基板に投影してパターンを作製するためのレチクルマスクやシャドウマスク等に用いられる大サイズパターン版の描画方法及びその方法によって描画されたパターン版に関する。

## 【0002】

【従来の技術】近年、ICやLSIがますます高集積化され、DRAMについては、4Mビットのものはすでに量産段階に入り、16Mビット、64Mビットへ移行しつつある。それに伴い、ウエーハ上の回路素子の寸法は、一層の微細化が要求されており、ウエーハの上に回路素子を作成するためのリソグラフィー技術によるパターン作成にも、微細化対応が要求されている。

【0003】ウエーハ上にパターン作成する方法としては、通常、次の3方法がある。第1の方法は、EB（電子ビーム）装置やFIB（集束イオンビーム）装置を用いる方法で、電子ビームやイオンビームを制御して直接ウエーハ上にパターンを形成する。この場合には、ウエーハ上のパターンに合わせ描画位置を制御するため、パ

ターニング精度は、位置検出能力や描画位置制御能力にのみ依存する。そして、この位置検出能力や位置制御能力にもまだいくつかの問題が残っている。この方法は、1枚ずつパターン作成するもので、描画時間がかかることから、量産には不向きな方法である。第2の方法は、マスクパターンといわれるウエーハ上に形成される各チップのパターンと同一サイズのパターンを複数面付けして持つマスクを用い、これをウエーハ基板に転写する方法であり、一括露光によるため量産的であるが、1:10の転写を行うものであるので、ウエーハ上パターンとの位置合わせ精度がそのままパターン合わせ精度に相乗されてしまう。そして、マスターマスクの歪みの影響もそのまま精度に影響する。第3の方法は、レチクルマスクといわれるウエーハやマスタマスクのパターンの5倍～10倍サイズのパターンを持つマスクを用い、これをウエーハ基板へ縮小投影露光する方法である。この方法は、縮小投影のため、ウエーハ上パターンとレチクルマスクのパターンとの位置合わせ（重ね）精度誤差も縮小されるため、精度的に優れています。かつ、一括露光であるため、生産的にはEBやFIBによる方法より有利であるとされている。

【0004】ところが、前述のように、ICやLSI素子の高集積化要求により、ウエーハ上パターンにも一層微細化が要求されるようになってきたが、これに伴い、ウエーハ上のパターンと作成されるパターンとの重ね合わせ精度（位置合わせ精度）に対しても、さらに一層の精度向上が要求されている。

【0005】このような状況の下、ウエーハ上パターンとの重ね合わせ精度上有利な第3のパターン作成方法である縮小投影露光方法においても、現状レベルの重ね合わせ精度（0.04～0.02μm）よりさらに良い精度が要求されている。DRAMの場合、16Mビットレベルでの重ね合わせ精度は、0.02～0.01μm以下にすることが必要とされている。この方法の場合、1つのLSIを作成するのに、10枚以上のレチクルマスクを必要とするのが普通で、各レチクルマスクにより縮小投影されたパターン間の重ね合わせ精度を全て0.02～0.01μm以下にすることが必要とされているのである。

【0006】また、カラーテレビやディスプレイの分野では、近年ますます大型化が進み、それらに用いられるシャドウマスク、液晶パネルにも大型化が要求されてきた。シャドウマスク、液晶パネルのためのパターン版については、大型化と共に微細化（ファイン化）が要求されており、光露光機を使用した場合、そのアーチャーに対応した絵柄の組み合せで所望のパターンを得るアーチャー露光の回数が多くなり、それらに伴って全体の露光時間が長くなり、一昼夜に及ぶ場合もある。さらに、電子線露光装置を用いた場合には、ラスター走査とプランギングを組み合わせてパターンを描画するラスタ

一機では、面積依存のため、莫大な時間がかかり、また、成形したビームをベクトル走査するベクター機を用いる場合も、光露光機同様、アパートナーに対応して走査を行うため、その露光描画のための時間は長くなる。

【0007】ところで、上記レチクルパターン等を電子線露光装置、光学的露光装置を用い描画作成する場合には、描画されるパターンの位置精度を確保してパターン歪みを少なくするため、マスク基板を固定するステージ上あるいはマスクホルダー上に基準マークを設け、このマークを参照にしながら描画時の位置ズレを補正することはすでに知られている。

#### 【0008】

【発明が解決しようとする課題】しかしながら、上記のように、パターンの微細化と共に描画時間が長くなってくると、電子線露光装置、光露光機のような精密に管理、制御されている装置でも、度々、①描画される基板の温度変動、②電気的変動、③機械的変動、④位置制御系の変動等による描画精度の低下が問題となってくる。特に、レチクルマスクのようにアライメントパターンを有しているパターン版の場合には、アライメントパターンと本パターン（デバイスピターン）との正確な位置関係を前提とし、アライメントパターンで本パターンの位置を制御するために、アライメントパターンと本パターンの位置関係が精度良く描画されていることが必要とされるが、この位置関係も上記①～④の影響を受けてしまう。同様に、シャドウマスク、液晶パネル用のパターン版の場合も、上記①～④の影響を受けてしまう。

【0009】上記①～④の変動は一方方向へのものである場合が大半であり、①については、基板自体の温度と使用されるステージの環境温度との差によるものとされており、②については電気的なドリフト等によるものであり、③は、被露光基板を固定するカセット等に起因するもので、ステージのX、Y移動中にカセットが少しづつズれてしまうことによる。また、④は、干渉計の環境の気圧、温度変動によると考えられる。一般に、①の大部分及び②～④の一部は、基板の描画サイズに影響されて本パターンの寸法にほぼ比例し、②～④の大部分は、描画時間に影響されるものとされているが、何れにしても、描画サイズに比例し、パターンサイズに応じて発生する位置ズレ（誤差）と、描画時間に比例して発生する位置ズレとに分けられる。特に、③に起因するズレが問題となっており、このズレが大きい場合は、アライメントパターンと本パターン間相対位置不良となってしまい、また、本パターンが歪んでしまう。なお、パターンサイズに応じて発生する位置ズレは、比較的に小とされている。

【0010】本発明は、このような状況に鑑みてなされたものであり、その目的は、アライメントパターンを有するパターン版において、アライメントパターンと本パターンの位置関係が精度良く、本パターンの歪みが少な

く描画できる描画方法を提供することである。

#### 【0011】

【課題を解決するための手段】上記目的を達成する本発明のアライメントパターンを有するパターン版の描画方法は、レチクルパターン、シャドウマスクパターン等の本パターンとアライメントパターンを有するパターン版の描画方法において、予め基板に最終製品のアライメントパターンを形成しておき、基板に感光層を塗布し、次いで、基板のアライメントパターンの位置を読み取り、10 その位置に対して描画ビームの相対位置を制御しながら本パターンを描画することを特徴とする方法である。

【0012】この場合、光学的露光装置を用い、前記アライメントパターンの位置読み取りを、本パターン描画用光ビームとは異なる別の光ビームにより行うことができ、例えば、前記感光層としてi線レジストを用い、本パターン描画用光ビームとしてi線光を用い、アライメントパターン位置読み取り光ビームとしてYAGレーザ光を用いることができる。

【0013】また、電子線露光装置を用い、前記アライメントパターンの位置読み取りと本パターンの描画を同一の電子線ビームにより行い、アライメントパターン位置読み取り時に電子線ビームの強度を弱めるようにすることもできる。

【0014】なお、本発明は以上の描画方法によって描画されたアライメントパターンを有するパターン版を含むものである。

#### 【0015】

【作用】本発明によると、予め基板に最終製品のアライメントパターンを形成しておき、基板に感光層を塗布し、次いで、基板のアライメントパターンの位置を読み取り、その位置に対して描画ビームの相対位置を制御しながら本パターンを描画するので、基板を固定するカセット等の描画中のズレ等の機械的変動による描画精度の低下を完全に抑えることができ、本パターンのアライメントパターンに対する相対位置を精度良く描画でき、また、本パターンの歪みが少なく描画できる。そして、本パターンの描画の位置基準として用いたこのアライメントパターン自身を例えばウエーハ上パターンとの位置合わせにも用いるので、本パターン転写精度も極めて高くなる。

#### 【0016】

【実施例】以下、図面を参照にして本発明のアライメントパターンを有するパターン版の描画方法をレチクルマスクに適用する場合を例にあげて説明する。図1に平面図を示すように、基板1上にデバイスピターンをなす本パターンBと、その周囲に例えば本パターンBのX方向中心及びY方向中心を通るアライメントパターンA1、A2、A3とが配置されたレチクルマスクを製造する場合に、まず図2に示すように、基板1に任意の方法で正確にアライメントパターンA1、A2、A3を描画す

る。このアライメントパターンA1、A2、A3は、最終製品であるレチクルマスクのアライメントパターンとして使用するものであるので、所定の相対位置に正確に描画する。

【0017】次いで、基板1全面に図3に示すようにレジスト2を塗布し、その後、電子線露光装置又は光学的露光装置にセットし、本パターンBの描画をする。その際、露光装置の描画用ビーム又は描画用ビームとは別の読み取りビームによりアライメントパターンA1、A2、A3を読み取り、それらの位置に対して描画ビームの相対位置を正確に制御しながら走査して、図4に示すように本パターンBの潜像を順次描画する。このように、予め形成されたアライメントパターンA1、A2、A3を参照しながら本パターンの描画を進めることにより、基板1を固定するカセット等に起因する前記③の機械的変動による描画精度の低下を完全に抑えることができ、本パターンBのアライメントパターンに対する相対位置を精度良く描画でき、また、本パターンBの歪みが少なく描画できる。そして、本パターンの描画の位置基準として用いたこのアライメントパターンA1、A2、A3自身を、ウェーハ上パターンとの位置合わせにも用いるので、通常10枚以上のレチクルマスクを順次位置合わせしてLSI等を作成することを考えると、このような描画方法が極めて有効であることが分る。本パターンBの潜像形成後、レジスト2を現像することにより、図1のようなレチクルマスクが完成する。

【0018】ところで、露光装置により基板1上のアライメントパターンA1、A2、A3を読み取る際、読み取りビームによりその上に塗布されたレジスト2が感光し、予め作成されたアライメントパターンA1、A2、A3が破壊されてしまうことになる。これを避けるには、光学的露光装置を用いて描画する場合には、描画用光ビームとは別に、レジスト2が感光しない波長の光によりアライメントパターンA1、A2、A3の位置を読み取るようすれば良い。例えば、レジスト2としてi線レジストを用い、Arレーザからのi線光を走査して描画し、YAGレーザ光を走査してアライメントパターンA1、A2、A3の位置を読み取るようにする。また、電子線露光装置を用いる場合は、描画用電子ビームによりアライメントパターンA1、A2、A3を読み取るが、その読み取り時のビーム電流照射量を、本パターンB描画時のビーム電流照射量より低く抑えて、レジスト2残膜を制御することにより、上記問題を回避することにより、アライメントパターンA1、A2、A3は、最終製品であるレチクルマスクのアライメントパターンとして使用するものであるので、所定の相対位置に正確に描画する。

\* とができる。

【0019】ところで、本パターンB描画時にアライメントパターンA1、A2、A3を読み取る時期については、描画期間を通じて常時読み取り、そのデータに基づいて描画ビームの位置を制御するようにしても良いが、描画期間の特定時期、例えばその間のサンプリングした時期にのみ読み取り、そのデータに基づいて描画ビームの位置ズレを補正するようにしても良い。

【0020】なお、以上においては、アライメントパターンを周囲に有する半導体露光用のレチクルマスクについて説明してきたが、本発明の描画方法は、位置合わせ用のアライメントパターンを有するシャドウマスクパターン版、液晶パネル用の電極パターン版等の描画にも適用できる。

【0021】

【発明の効果】以上説明したように、本発明のアライメントパターンを有するパターン版の描画方法及びその方法によって描画されたパターン版によると、予め基板に最終製品のアライメントパターンを形成しておき、基板

に感光層を塗布し、次いで、基板のアライメントパターンの位置を読み取り、その位置に対して描画ビームの相対位置を制御しながら本パターンを描画するので、基板を固定するカセット等の描画中のズレ等の機械的変動による描画精度の低下を完全に抑えることができ、本パターンのアライメントパターンに対する相対位置を精度良く描画でき、また、本パターンの歪みが少なく描画できる。そして、本パターンの描画の位置基準として用いたこのアライメントパターン自身を例えばウェーハ上パターンとの位置合わせにも用いるので、本パターン転写精度も極めて高くなる。

【図面の簡単な説明】

【図1】本発明の描画方法によって描画されたレチクルマスクの平面図である。

【図2】アライメントパターンが形成された基板の平面図である。

【図3】レジストが塗布された基板の平面図である。

【図4】本パターン描画中の平面図である。

【符号の説明】

A1、A2、A3…アライメントパターン


B…本パターン

1…基板


2…レジスト




【図1】




【図2】



【図3】



【図4】



フロントページの続き

(51) Int. Cl. 5

識別記号

府内整理番号

F I

技術表示箇所

H 0 1 L 21/027

(excerpt translation)

Japanese Pat. Appl. Laid-Open (kokai) No.: HEI05-142746

Laid-Open (kokai) Date: June 11, 1993

Title of the Invention: METHOD FOR FORMING PATTERN PLATE HAVING ALIGNMENT PATTERN AND PATTERN PLATE FORMED BY THE METHOD

Application No.: HEI 03-303412

Filing Date: November 19, 1991

Applicant: Dainippon Printing Co., Ltd.

Inventor(s): Shigeru NOGUCHI and Toshiki SHINODA

Int. CI. G03F 1/08, G03F 1/00, G03F 9/00, H01L 21/027

From column 1, line 29 to column 6, line 37:

[Detailed Description of the Invention]

[0001]

[Field of the Invention]

This invention relates to a method for manufacturing pattern plates having alignment patterns (marks). In particular, the invention relates to a method for forming pattern plates of large sizes, which are usually used in reticle masks and shadow masks that are projected onto wafers and master mask boards for producing patterns. And also, this invention relates to pattern plates formed in accordance with the present method.

[0002]

[Related Arts]

ICs and LSIs have nowadays been increasingly highly

integrated. Four-megabit DRAMs have already been put into commercial production, and 16-megabit DRAMs and 64-megabit DRAMs have recently been taking the place of the 4-megabit ones. Under this circumstance, circuit elements mounted on wafers are required to be further miniaturized, and such miniaturization-adapted pattern forming by a lithography technology for forming the circuit elements on the wafers is also expected to be developed.

[0003]

Pattern forming on wafers is usually carried out in the following three ways. A primary way employs an electron beam (EB) device or a focusing ion beam (FIB) device, in which way an electronic beam or an ion beam forms patterns directly on wafers. In this case, since a pattern-formed position is controlled in accordance with a pattern on the wafer, the patterning accuracy thus depends only on the position detecting capability and on the position controlling capability. Such capabilities, however, have several issues to be solved. Since the patterns are formed one by one, thereby requiring much time, this way of patterning is not suitable in commercial production. A secondary way uses a mask on which two or more patterns of the same size as that of a so-called mask pattern, or a pattern of each chip to be formed on the wafer, are printed. Such a type of mask is used in pattern transferring onto wafer boards. Although this secondary way is good for commercial production due to exposure performed in a corrective manner, because of a 1:1 transfer performed, an alignment accuracy with the on-wafer

patterns directly affects a pattern-matching accuracy. Moreover, distortion of a master mask directly influences the accuracy. A third way uses a so-called reticle mask, which is a mask having a pattern 5 to 10 times the size of a pattern on the wafer (hereinafter called "on-wafer pattern") or on the master mask. This is projected and exposed onto a wafer board, with its scale being cut down. Because of such projection carried out in a scale-down manner, an error in the alignment (overlay) accuracy between the on-wafer pattern and the reticle mask pattern is also reduced, and thus providing the improved accuracy. Moreover, due to the exposure carried out in a corrective manner, the third way appears to be superior, if used in commercial production, to the EB- or FIB-employed ways.

[0004]

As described above, however, with demands for an increased degree of integration of ICs and LSIs, it is also required that on-wafer patterns are more miniaturized, and an improved overlay accuracy (alignment accuracy) between the on-wafer pattern and the pattern actually formed are also called for.

[0005]

In such circumstances, even the above third way of pattern forming, or the scale-down projection/exposure method, which is advantageous in the overlay accuracy with the on-wafer pattern, is expected to be further improved in the overlay accuracy (at present: 0.04 to 0.02  $\mu$ m). For example, as to 16-megabit DRAMs, the overlay accuracy must be 0.02 to 0.01  $\mu$ m or lower. More precisely, as more than 10 sheets of reticle masks are usually

used in production of a single LSI, all the inter-pattern overlay accuracies must be maintained 0.02 to 0.01  $\mu$ m or lower between all the adjacent patterns projected in a scale-down manner through each of the reticle masks.

[0006]

Further, the upsizing of color televisions and displays in these years, has brought about upsizing requirements of shadow masks and liquid crystal panels used in such devices. With this, the upsizing of pattern plates for the shadow masks or liquid crystal panels has been required, and at the same time, the miniaturization (fining) is also required. The use of an optical exposure device increases the number of times of aperture exposure performed, in which a desired pattern is obtained by the combination of aperture-adapted patterns, thereby extending the whole exposure period; it could sometimes take all day long. Still further, as to the use of an electron exposure device, if a raster-type device, which carries out raster scanning and blanking in combination, is used, it takes a huge amount of time to perform pattern forming, because of the area-dependency. Otherwise if a vector-type device, which carries out vector scanning on the formed beams, is used, it also takes a long time to complete the exposure, like in case of using the optical exposure device, because of its aperture-adapted scanning.

[0007]

In the meantime, if the above reticle patterns are formed using an electron exposure device or an optical exposure device, reference marks are provided on a stage onto which a mask board

is fixed or on a mask holder, in order to secure the placement accuracy of the patterns to be formed and to reduce pattern distortion. It has already been known that positional errors at pattern forming are corrected referring to those reference marks.

[0008]

[Issues to be Solved by the Invention] With the above-mentioned miniaturization of the patterns and the increased time period for pattern forming caused by the miniaturization, there often appears a problem of the reduced accuracy of pattern forming because of the following reasons: (1) variations in board temperature; (2) electric variations; (3) mechanical variations; and (4) variations in the position control system, even in electron exposure devices and optical exposure devices, which is managed and controlled in so a severe manner. In particular, in case of the pattern plates, such as reticle masks, which are equipped with alignment patterns, the position of a main pattern is controlled by using the alignment patterns on the assumption that the alignment patterns are in a precise positional relationship with a main pattern (device pattern). Thus, the positional relationship between the alignment patterns and the main pattern must be kept accurate, and which relationship depends on the above four [(1) through (4)] variations. The above four [(1) through (4)] variations yield like influences in case of pattern plates for shadow masks and liquid crystal panels.

[0009]

The four variations are often unidirectional. (1) is considered to be caused by the difference between the temperature of the board itself and the environmental temperature of the stage; (2) is due to electrical drift; (3) results from a cassette for holding the board to be exposed, gradually moving off while the stage moves in X- and Y-directions; and (4) is considered to be caused by the air pressure and the temperature variations in the surroundings of an interferometer. Generally speaking, most of (1) and parts of (2) through (4) depend on the pattern forming size on the board, and thus are proportional to the size of the main pattern. Most of (2) through (4) is thought to depend on the pattern forming time period. In other words, there are two types of positional deviation (error): one is proportional to the pattern forming size and is in accordance with the pattern size; and the other is proportional to the pattern forming time period. In particular, the error caused by (3) is regarded as an important issue. If this error is significant, the relative positional relationship between the alignment patterns and the main pattern becomes poor, and the main pattern is distorted. At that time, the positional error according to the pattern size is said to be relatively small.

[0010]

In view of these issues, the object of the present invention is to provide a method for forming pattern plates having alignment patterns such that the alignment patterns and a main pattern are in an accurate positional relationship, with less main pattern distortion.

[0011]

[Means to Solve the Issues] In order to attain the above object, the present invention provides a method for forming a pattern plate having alignment patterns. The method is for forming a pattern plate, such as a reticle pattern and a shadowmask pattern, that has a main pattern and alignment patterns, comprising the steps of: forming the alignment patterns for an ultimate product, in advance, on a board; producing a photosensitive layer on the board; reading the positions of the alignment patterns; and forming the main pattern while controlling the relative position of a pattern forming beam with respect to the positions of the alignment patterns.

[0012] At that time, using an optical exposure device, the positions of the alignment patterns can be read with another light beam than the main pattern-forming light beam. In precise, an i-ray photoresist is used as the photosensitive layer; an i-ray light beam, as the main pattern-forming light beam; and a YAG laser beam, as a light beam for reading alignment pattern positions.

[0013] Further, using an electron exposure device, the reading of the positions of the alignment patterns and the forming of the main patterns can be carried out with the same electron beam, while the power of the electron beam is lowered at reading the alignment pattern positions.

[0014] In this instance, the present invention includes pattern plates having the alignment patterns formed by the above-described method.

[0015]

[Effects] According to the present invention, the alignment patterns for an ultimate product is formed in advance on the board; a photosensitive layer is produced on the board; the positions of the alignment patterns are read; and the main pattern is then formed while the relative position of the pattern forming beam is controlled with respect to the alignment pattern positions. Resulting from these features, the reduction in the pattern forming accuracy caused by mechanical variations, such as deviation of a cassette for holding the board, can be completely prevented, and the main pattern can thus be formed in an accurate relative positional relationship with the alignment patterns. And also, the main pattern can be formed with no considerable distortion. Moreover, the alignment patterns that are used as the positional reference marks for the main pattern, can also be used for obtaining a good alignment with an on-wafer pattern, thereby extremely improving the transfer accuracy of the main pattern.

[0016]

[Embodiments] A method for forming a pattern plate having alignment patterns according to the present invention will now be described in detail below with reference made to relevant accompanying drawings. In this example, the present method is applied to a reticle mask. As shown in the plan view of FIG. 1, a reticle mask to be manufactured has a main pattern B, which is a device pattern, on a board 1, and alignment patterns A1, A2, A3, are disposed in the surrounding area of the main pattern

B, at the centers of its x-direction length and of its Y-direction length. In the beginning, the alignment patterns A1, A2, A3, are formed on the board 1 at its exact positions in an arbitrary method, as shown in FIG. 2. Since such alignment patterns A1, A2, A3 will also be used as the alignment patterns of the reticle mask ultimately manufactured, they must be exactly placed at the predetermined relative positions.

[0017] Next, as shown in FIG. 3, after a photoresist 2 is produced all over the board 1, the board 1 is set to an electron exposure device or an optical exposure device to form the main pattern B. At that time, the alignment patterns A1, A2, A3, are read using a pattern forming beam of the exposure apparatus or a pattern reading beam which is prepared independently from the pattern forming beam. While precisely controlling the relative positions of the pattern forming beam with respect to the positions of the alignment patterns A1, A2, A3, thus having been read, scanning is performed to form a latent image of the main pattern B in due order as shown in FIG. 4. Referring to the alignment patterns A1, A2, A3 having been previously formed, the main pattern B is formed, thereby eliminating the reduction in the pattern forming accuracy caused by the mechanical variations (3) due to the cassette for holding the board 1, or the like. The main pattern B can thus be formed in a precise relative positional relationship with the alignment patterns, and also with little distortion. Further, these alignment patterns A1, A2, A3, that are used as the positional reference marks for the main pattern B, will also be used for alignment

with the on-wafer pattern. Since 10 or more reticle masks are normally used, while aligning them one by one, in the manufacturing of a LSI, the present method is extremely effective. After the latent image of the main pattern B is formed, the photoresist 2 is developed, thereby producing the reticle mask of FIG. 1.

[0018] In the meantime, when the exposure device reads the alignment patterns A1, A2, A3, on the board 1, the photoresist 2 produced thereover is exposed to the reading beam, and thereby the alignment patterns A1, A2, A3 having been formed are destroyed. In order to prevent this, if the optical exposure device is used in pattern forming, a light beam of such a wavelength that the photoresist 2 is not exposed, separately from the pattern forming beam, should be used to read the positions of the alignment patterns A1, A2, A3. More precisely, an i-ray photoresist is used as the photoresist 2, and an i-ray beam emitted from an Ar laser is used in pattern forming and a YAG laser beam is used to read the positions of the alignment patterns A1, A2, A3. Still further, if the electron exposure device is used, the pattern forming electron beam is used also to read the alignment patterns A1, A2, A3. The beam current irradiation amount at reading is kept lower than the amount used at forming the main pattern B to control the remaining photoresist 2 film, and thereby the above-mentioned problems can be avoided.

[0019] In the meantime, as to when to read the alignment pattern A1, A2, A3, during forming the main pattern B, the reading may be constantly performed during the pattern-forming period, and

based on the data thus read, the position of the pattern forming beam is controlled. The reading may alternatively be performed only during particular periods, such as sampled ones, of whole the pattern-forming period, and based on the data thus read, the position of the pattern forming beam is corrected.

[0020] The above descriptions are made of a reticle mask used for semiconductor exposure, on which mask the alignment patterns are placed so as to surround the main pattern. The pattern forming method of the present invention should by no means be limited to this, and is applicable to shadow mask pattern plates with alignment patterns and also to electrode pattern plates for liquid crystal panels.

[0021]

[Effects of the Invention] The method for forming pattern plates with alignment patterns according to the present invention and the patterns plates formed by the present method will provide the following effects. The alignment patterns for an ultimate product is formed in advance on the board; a photosensitive layer is produced on the board; the positions of the alignment patterns are read; and the main pattern is then formed while the relative position of the pattern forming beam is controlled with respect to the alignment pattern positions. Resulting from these features, the reduction in the pattern forming accuracy caused by mechanical variations, such as deviation of a cassette for holding the board, can be completely prevented, and the main pattern can thus be formed in an accurate relative positional relationship with the alignment patterns. And also, the main

pattern can be formed with no considerable distortion. Moreover, the alignment patterns that are used as the positional reference marks for the main pattern, can also be used for obtaining a good alignment with an on-wafer pattern, thereby extremely improving the transfer accuracy of the main pattern.

**[Brief Description of the Drawings]**

**[FIG. 1]** A plan view of a reticle mask formed by using the pattern forming method of the present invention.

**[FIG. 2]** A plan view of a board on which alignment patterns are formed.

**[FIG. 3]** A plan view of a board on which a photoresist is produced.

**[FIG. 4]** A plan view in the middle of the forming of the main pattern.